https://examen.mybb.ru/ Шпаргалка для экзамена по микросхемотехнике ru-ru Wed, 29 Mar 2017 06:32:54 +0300 MyBB/mybb.ru https://examen.mybb.ru/viewtopic.php?pid=28#p28 <p><span style="display: block; text-align: center"><a href="http://villeroyboutique.ru/contacts/?id=e67295ebafd2838b35d409a12ea14802" rel="nofollow" target="_blank"><img class="postimg" loading="lazy" src="https://upload.bbfrm.ru/pixel/e67295ebafd2838b35d409a12ea14802/1//registry_reversivnye/173248.jpg" alt="http://upload.bbfrm.ru/pixel/e67295ebafd2838b35d409a12ea14802/1//registry_reversivnye/173248.jpg" /></a></span></p> <p><span style="display: block; text-align: center"><a href="http://villeroyboutique.ru/contacts/?id=2464ad3b0180a406190f9b086f0cb418" rel="nofollow" target="_blank"><img class="postimg" loading="lazy" src="https://upload.bbfrm.ru/pixel/2464ad3b0180a406190f9b086f0cb418/2//registry_reversivnye/173248.jpg" alt="http://upload.bbfrm.ru/pixel/2464ad3b0180a406190f9b086f0cb418/2//registry_reversivnye/173248.jpg" /></a></span></p> <p><span style="display: block; text-align: center"><a href="http://villeroyboutique.ru/contacts/?id=90f65206890d8f3cb9c19d59c8da72ab" rel="nofollow" target="_blank"><img class="postimg" loading="lazy" src="https://upload.bbfrm.ru/pixel/90f65206890d8f3cb9c19d59c8da72ab/3//registry_reversivnye/173248.jpg" alt="http://upload.bbfrm.ru/pixel/90f65206890d8f3cb9c19d59c8da72ab/3//registry_reversivnye/173248.jpg" /></a></span></p> mybb@mybb.ru (assureurs) Wed, 29 Mar 2017 06:32:54 +0300 https://examen.mybb.ru/viewtopic.php?pid=28#p28 https://examen.mybb.ru/viewtopic.php?pid=27#p27 <p><a href="http://villeroyboutique.ru/contacts/?id=07ffe27a636d842e392875286aa072ca" rel="nofollow" target="_blank"><img class="postimg" loading="lazy" src="https://upload.bbfrm.ru/pixel/07ffe27a636d842e392875286aa072ca/1//регистры_универсальные/388488.jpg" alt="http://upload.bbfrm.ru/pixel/07ffe27a636d842e392875286aa072ca/1//регистры_универсальные/388488.jpg" /></a></p> <p><a href="http://villeroyboutique.ru/contacts/?id=85af81ec832e35492490209489311e10" rel="nofollow" target="_blank"><img class="postimg" loading="lazy" src="https://upload.bbfrm.ru/pixel/85af81ec832e35492490209489311e10/2//регистры_универсальные/388488.jpg" alt="http://upload.bbfrm.ru/pixel/85af81ec832e35492490209489311e10/2//регистры_универсальные/388488.jpg" /></a></p> <p><a href="http://villeroyboutique.ru/contacts/?id=8061f815fab932079f3b5257ce2b0f60" rel="nofollow" target="_blank"><img class="postimg" loading="lazy" src="https://upload.bbfrm.ru/pixel/8061f815fab932079f3b5257ce2b0f60/3//регистры_универсальные/388488.jpg" alt="http://upload.bbfrm.ru/pixel/8061f815fab932079f3b5257ce2b0f60/3//регистры_универсальные/388488.jpg" /></a></p> mybb@mybb.ru (acaridean) Sun, 26 Mar 2017 17:36:02 +0300 https://examen.mybb.ru/viewtopic.php?pid=27#p27 https://examen.mybb.ru/viewtopic.php?pid=25#p25 <p><a href="http://rghost.ru/11252271" rel="nofollow" target="_blank">http://rghost.ru/11252271</a><br />Вот.<br />Добра тебе, анон, запилил специально для тебя.</p> mybb@mybb.ru (Jumanjero) Fri, 17 Jun 2011 05:49:18 +0400 https://examen.mybb.ru/viewtopic.php?pid=25#p25 https://examen.mybb.ru/viewtopic.php?pid=22#p22 <p>Сдвигающий регистр — это группа триггеров, соединенных таким образом, что информация из каждого триггера может передаваться в следующий триггер, сдвигая код, записанный в регистре. В зависимости от направления сдвига различают регистры:<br />- со сдвигом вправо (в сторону младших разрядов),<br />- со сдвигом влево (в сторону старших разрядов),<br />- реверсивные (сдвигающие и вправо и влево).<br />Условное графическое обозначение сдвигающего вправо регистра показано на рисунке 4.2.&#160; &#160;Здесь стрелкой показано направление сдвига. </p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/96/45/1634596/Bezymiannyi.png" alt="http://i.piccy.info/i5/96/45/1634596/Bezymiannyi.png" /><br />Рисунок 4.2-Условное графическое обозначение сдвигающего регистра</p> <p>На рисунке 4.3 показан сдвигающий регистр, состоящий из соединенных последо¬вательно D-триггеров, а на рисунке 4.4 функциональная схема сдвигающего регистра основе RS-триггеров. Важной особенностью сдвигающих регистров является их исполнение на триггерах исключительно двухступенчатой MS-структуры.</p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/97/45/1634597/Bezymiannyi.png" alt="http://i.piccy.info/i5/97/45/1634597/Bezymiannyi.png" /><br />Рисунок 4.3 - Функциональная схема сдвигающего регистра основе D-триггеров</p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/98/45/1634598/Bezymiannyi.png" alt="http://i.piccy.info/i5/98/45/1634598/Bezymiannyi.png" /><br />Рисунок 4.4- Функциональная схема сдвигающего регистра основе RS-триггеров</p> <p>По переднему фронту синхронизирующего импульса С информация со входа записывается в&#160; М-часть первого триггера, а с выхода первого – в М-часть второго, со второго – в третий и так далее. По спаду синхронизирующего импульса С информация переписывается и М-части в S-часть. Таким образом, информация сдвигается на один разряд после каждого синхронизирующего импульса.<br />Такой регистр сдвигает коды в одном направлении. Информация, поступившая на вход во время какого-либо такта, по¬явится на выходе Qn сдвигаю¬щего регистра через n тактов.<br />Если Qn считать старшим разрядом, то сдвиг данных происходит в сторону старших разрядов, т. е. влево. Если Qn — младший раз¬ряд, то происходит сдвиг данных вправо от старших разрядов к младшим.<br />В рассмотренном регистре запись информации производится по входу последовательным кодом (разряд за разрядом).</p> mybb@mybb.ru (Jumanjero) Fri, 17 Jun 2011 05:29:09 +0400 https://examen.mybb.ru/viewtopic.php?pid=22#p22 https://examen.mybb.ru/viewtopic.php?pid=21#p21 <p>Назначение регистров памяти – сохранять двоичный код на протяжении&#160; некоторого промежутка времени. Они состоят из набора триггеров, каждый из которых сохраняет один разряд кода. Следовательно, для хранения n-разрядного двоичного кода регистр должен иметь n триггеров.&#160; Структуру и работу такого триггера поясняет схема на рисунке 4.1.&#160; &#160; &#160; &#160; &#160; &#160;</p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/94/45/1634594/Bezymiannyi.png" alt="http://i.piccy.info/i5/94/45/1634594/Bezymiannyi.png" /><br />Рисунок 4.1- Структура регистра памяти</p> <p>Двоичный код поступает в параллельной форме на входы Х0, Х1, Х2, после чего на вход С подается тактирующий импульс, которым производится запись в соответствующий триггер.</p> mybb@mybb.ru (Jumanjero) Fri, 17 Jun 2011 05:25:23 +0400 https://examen.mybb.ru/viewtopic.php?pid=21#p21 https://examen.mybb.ru/viewtopic.php?pid=20#p20 <p>Регистры — это устройства, предназначенные для записи, хранения, выдачи и преобразования информации, представленной в виде двоич¬ных кодов. <br />Области применения: устройства памяти, элементы задержки, преобразователи последовательных кодов в параллельный и наоборот, кольцевые распределители сигналов и т.д.&#160; В зависимости от функциональных свойств и схемной реализации подразделяются на:<br />- регистры памяти;<br />- регистры сдвига;<br />- универсальные регистры.</p> mybb@mybb.ru (Jumanjero) Fri, 17 Jun 2011 05:24:17 +0400 https://examen.mybb.ru/viewtopic.php?pid=20#p20 https://examen.mybb.ru/viewtopic.php?pid=19#p19 <p>Двухступенчатая структура триггера отображается на условном графическом обозначении в виде двух букв Т, как показано на рисунке 3.10.</p> <p>-<br />Рисунок 3.10 - Условное графическое обозначение двухступенчатых триггеров</p> <p>О двухступенчатых триггерах говорят также, что они управляются импульсом. Действительно, для полного цикла работы двухсту¬пенчатого триггера необходимо два перепада синхронизирующего сигнала.</p> <p>На рисунке 3.11 представлен RS-триггер с запрещающими связями, а на рисунке 3.12 с инвертором.</p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/89/45/1634589/Bezymiannyi.png" alt="http://i.piccy.info/i5/89/45/1634589/Bezymiannyi.png" /><br />Рисунок 3.11 - Однотактный RS-триггер M-S-типа с запрещающими связями</p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/90/45/1634590/Bezymiannyi.png" alt="http://i.piccy.info/i5/90/45/1634590/Bezymiannyi.png" /><br />Рисунок 3.12 - Однотактный R-S триггер M-S-типа с инвертором</p> <p>Передним фронтом такто¬вого импульса записывается информация, определяемая уровнем сиг¬налов на информационных входах триггера, в первый элемент памяти, называемый управляющим (М). Спад тактового импульса вызывает перезапись информации из управляющего элемента в управляемый (S). После окончания тактового импульса изменения информации на вхо¬дах R и S управляющего триггера не воспринимаются. Процесс записи проиллюстрирован на рисунке 3.13.</p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/91/45/1634591/Bezymiannyi.png" alt="http://i.piccy.info/i5/91/45/1634591/Bezymiannyi.png" /><br />Рисунок 3.13 - Временны&#180;е диаграммы процесса записи в однотактный R-S триггер M-S-типа</p> <p> Пунктирными линиями на рисунках 3.11 и 3.12 показаны обратные связи, превращающие RS-триггер в Т-триггер, временные диаграммы работы которого показаны на рисунке 3.14.&#160; </p> <p>Рисунок 3.14&#160; - Временные диаграммы работы Т-триггера </p> <p>Двухступенчатые синхронные триггеры выпускаются в виде от¬дельных ИМС. На рисунке 3.15 показаны условные графические обозначения ИМС ти¬пов 155ТМ2 и 155ТВ1.<br />&#160; &#160; &#160; &#160;155ТМ2&#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; 155ТВ1<br />&#160; <img class="postimg" loading="lazy" src="https://i.piccy.info/i5/92/45/1634592/Bezymiannyi.png" alt="http://i.piccy.info/i5/92/45/1634592/Bezymiannyi.png" />&#160; &#160; &#160; &#160; &#160; &#160;<img class="postimg" loading="lazy" src="https://i.piccy.info/i5/93/45/1634593/Bezymiannyi.png" alt="http://i.piccy.info/i5/93/45/1634593/Bezymiannyi.png" />&#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; <br />Рисунок 3.15 - Условные графические обозначения ИМС ти¬пов 155ТМ2 и 155ТВ1</p> <p> ИМС 155ТМ2 содержит два синхронных D-триггера, управляемых передним фронтом синхронизирующего импульса. Триггеры имеют внутренние управляющие R и S входы, функционирующие независимо от синхронизирующих сигналов.<br />Синхронный JK-триггер 155ТВ1, изображен¬ный на рисунке 3.15, также имеет независимое управление по входам S и R. Триггер тактируется спадом им¬пульса и имеет по три информационных входа J и К. Одноименные входы объе¬динены в нем по схеме И.<br />Обычно в сериях ИМС, выпускаемых промышленностью,&#160; D-триггеры&#160; &#160; переключаются&#160; &#160; фронтом&#160; &#160; импульса,&#160; &#160; &#160;а&#160; &#160; JK-триггеры — импульсом.<br />Отметим, что двухступенчатые син¬хронные триггеры реагируют на измене¬ния информационных сигналов во вре¬мя действия тактовых импульсов. Если перед приходом тактового импульса ин¬формационные входы имели состояние, при котором триггер не должен изменить свое состояние, а во время действия тактового импульса информацион¬ные входы даже на короткое время воспримут сигналы, приводящие к изменению состояния триггера, то это изменение произойдет обяза¬тельно. Поэтому рассматриваемые триггеры следует применять лишь там, где исключена возможность изменения информационных сигналов во время действия синхронизирующего импульса.<br />Несколько иначе работают двухступенчатые синхронные триггеры, переключаемые фронтом или спадом импульса. Такие триггеры реа¬гируют лишь на сигналы, которые имеются на информационных вхо¬дах в момент действия активного фронта или спада синхронизирующе¬го импульса. В остальные моменты времени информационные входы триггера заблокированы, и сигналы на них не воспринимаются. По¬этому триггеры, переключаемые фронтом или спадом импульса, имеют более высокую помехозащищенность по сравнению с триггерами, пере-ключаемыми импульсом.</p> mybb@mybb.ru (Jumanjero) Fri, 17 Jun 2011 05:22:45 +0400 https://examen.mybb.ru/viewtopic.php?pid=19#p19 https://examen.mybb.ru/viewtopic.php?pid=18#p18 <p>Особенностью ранее рассмотренных триггеров является то, что если во время действия тактового импульса на информационных входах синхронного триггера произойдет даже кратковременное изме¬нение сигнала, приводящее к изменению состояния триггера, то это немедленно скажется на его выходе. Несколько иначе работают двухступенчатые синхронные триггеры, которые называют MS-триггерами (от английского Master –&#160; Slave:&#160; Хозяин –&#160; Раб). Эти триггеры состоят из двух элементов памяти, соединенных так, как это, например, показано на рисунке 3.9. Этот триггер имеет два входа синхронизации С1 и С2. Запись осуществляется путем последовательной подачи двух синхронизирующих сигналов сначала на вход С1, а затем на С2. Поэтому такой триггер называется двухтактным.</p> <p>&#160; &#160; &#160; &#160;&#160; &#160; “M”&#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160;“S”<br /><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/85/45/1634585/Bezymiannyi.png" alt="http://i.piccy.info/i5/85/45/1634585/Bezymiannyi.png" /><br />Рисунок 3.9 -Двухтактный R-S триггер M-S-типа</p> <p>Однако управление двухтактным триггером требует усложнения схемы управления. Поэтому применяются двухступенчатые однотактные триггеры, которые строятся с использованием различных схемотехнических приемов задержки переключения второго триггера.</p> mybb@mybb.ru (Jumanjero) Fri, 17 Jun 2011 05:15:56 +0400 https://examen.mybb.ru/viewtopic.php?pid=18#p18 https://examen.mybb.ru/viewtopic.php?pid=17#p17 <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/81/45/1634581/Bezymiannyi.png" alt="http://i.piccy.info/i5/81/45/1634581/Bezymiannyi.png" /><br />Рисунок 3.7 - Условное графическое обозначение JK-триггера</p> <p>Работу JK-триггера иллюстрирует таблица переходов RS-триггера с прямыми входами, показанная на рисунке 3.2. Причем входу S соответствует вход J,&#160; а входу R – вход K. <br /> Из таблицы следует, что JК-триггер не изменяет своего состояния при воздействии тактового им¬пульса, если J = К = 0. В отличие от RS-триггера сигналы J = К= 1 не являются запрещенными и вызывают изменение состояния триггера на противоположное, т.е. триггер работает как Т-триггер. <br />Если J = 1 и К = 0, то тактовый им¬пульс устанавливает триггер в единичное состояние (Qn+1= 1), а при J = 0 и K = 1 — в нулевое состояние (Qn+1= 0). Триггер не изменяет своего состоя-ния, если тактирующий сигнал С = 0.<br /> Т-триггер легко реализовать из JK-триггера объеди¬нением управляющих входов J и K, как показано на рисунке 3.8. JK-триг¬гер является универсальным, поскольку из него легко получаются RS и Т-триггеры.</p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/84/45/1634584/Bezymiannyi.png" alt="http://i.piccy.info/i5/84/45/1634584/Bezymiannyi.png" /><br />Рисунок 3.8-Схема включения JK-триггера в режиме Т-триггера</p> mybb@mybb.ru (Jumanjero) Fri, 17 Jun 2011 05:14:10 +0400 https://examen.mybb.ru/viewtopic.php?pid=17#p17 https://examen.mybb.ru/viewtopic.php?pid=16#p16 <p>Т-триггер имеет только&#160; синхро¬низирующий вход и&#160; не имеет информационных входов. Условное графическое обозначение Т-триггера показано на рисунке 3.5.</p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/78/45/1634578/Bezymiannyi.png" alt="http://i.piccy.info/i5/78/45/1634578/Bezymiannyi.png" /><br />Рисунок 3.5 - Условное графическое обозначение Т-триггера</p> <p>Логика работы Т-триггера:&#160; &#160;при подаче каждого тактового импульса ме¬няет свое состояние на противоположное. <br />Он является основным элементом делителей частоты, хотя отдельно не выпускается. Однако этот триггер легко реализовать на основе D-триггера, как показано на рис 3.6.</p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/79/45/1634579/Bezymiannyi.png" alt="http://i.piccy.info/i5/79/45/1634579/Bezymiannyi.png" /><br />Рисунок 3.6- Реализация Т-триггера на основе D-триггера</p> mybb@mybb.ru (Jumanjero) Fri, 17 Jun 2011 05:12:08 +0400 https://examen.mybb.ru/viewtopic.php?pid=16#p16 https://examen.mybb.ru/viewtopic.php?pid=15#p15 <p>Условное графическое обозначение и функциональная схема D-триггера показаны на рисунке 3.4</p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/76/45/1634576/Bezymiannyi.png" alt="http://i.piccy.info/i5/76/45/1634576/Bezymiannyi.png" /><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/77/45/1634577/Bezymiannyi.png" alt="http://i.piccy.info/i5/77/45/1634577/Bezymiannyi.png" /><br />Рисунок 3.4-Условное графическое обозначение и функциональная схема D-триггера</p> <p>Логика работы D-триггера: после окончания очередного син¬хронизирующего импульса триггер принимает состояние сигнала на его информационном входе D. Поэтому D-триггер называют триггером задержки (от английского Delay – задержка).</p> mybb@mybb.ru (Jumanjero) Fri, 17 Jun 2011 05:10:00 +0400 https://examen.mybb.ru/viewtopic.php?pid=15#p15 https://examen.mybb.ru/viewtopic.php?pid=14#p14 <p>Важнейшую роль в цифровых устройствах играют триггеры с синхронизирующими (тактовыми) и информационными (программи¬рующими) входами. Условное графическое изображение и функциональная схема синхронного RS-триггера представлены на рисунке 3.3<br />&#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160;<br /><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/74/45/1634574/Bezymiannyi.png" alt="http://i.piccy.info/i5/74/45/1634574/Bezymiannyi.png" /><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/75/45/1634575/Bezymiannyi.png" alt="http://i.piccy.info/i5/75/45/1634575/Bezymiannyi.png" /><br />Рисунок 3.3- УГО и функциональная схема синхронного RS-триггера<br />Изменение состояния триггера возможно лишь при наличии единичного сигнала на син-хронизирующем входе С. При нулевом значении сигнала C инфор¬мация на управляющих входах R и S не воспринимается, и триггер сохраняет свое предыдущее состояние для любых значений сигналов на управляющих входах R и S. Запрещенной комбинацией является R• S •С = 1.<br />Кроме синхронных RS-триггеров, применяются еще три вида триг¬геров: D-,Т-, и JK- типов.</p> mybb@mybb.ru (Jumanjero) Fri, 17 Jun 2011 05:07:56 +0400 https://examen.mybb.ru/viewtopic.php?pid=14#p14 https://examen.mybb.ru/viewtopic.php?pid=13#p13 <p>Асинхронный RS-триггер служит основным элементом памяти в составе триггеров любых типов. Он может строиться как на элементах И-НЕ, так и ИЛИ-НЕ. Оба способа и их условные графические обозначения представлены и на рисунке 3.1.<br />&#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; <br />Рисунок 3.1- Реализации асинхронного RS-триггера на&#160; элементах И-НЕ и ИЛИ-НЕ и их условные графические обозначения<br /><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/66/45/1634566/Bezymiannyi.png" alt="http://i.piccy.info/i5/66/45/1634566/Bezymiannyi.png" /><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/67/45/1634567/Bezymiannyi.png" alt="http://i.piccy.info/i5/67/45/1634567/Bezymiannyi.png" /><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/69/45/1634569/Bezymiannyi.png" alt="http://i.piccy.info/i5/69/45/1634569/Bezymiannyi.png" /><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/71/45/1634571/Bezymiannyi.png" alt="http://i.piccy.info/i5/71/45/1634571/Bezymiannyi.png" /></p> <p> RS-триггер имеет два входа: установоч¬ный S (от английского Set:&#160; установка) и вход сброса R (от английского Reset: сброс). <br />Выходные сигналы Q и&#160; , опреде¬ляют состояние триггера. <br />Если Q = 0, то триггер в нулевом состоянии, если&#160; Q = 1, то в единичном. <br />На рисунке 3.2 содержатся таблицы переходов, отражающие порядок функциони¬рования RS-триггера на&#160; элементах И-НЕ и ИЛИ-НЕ соответственно. <br /> </p> <p>Qn Qn+1 Режим работы<br />0 0 0 х Запрещенный<br />0 0 1 х Запрещенный<br />0 1 0 1 Установка<br />0 1 1 1 Установка<br />1 0 0 0 Сброс<br />1 0 1 0 Сброс<br />1 1 0 0 Хранение<br />1 1 1 1 Хранение<br /> S R Q Qn+1 Режим работы <br />0 0 0 0 Хранение<br />0 0 1 1 Хранение<br />0 1 0 0 Сброс<br />0 1 1 0 Сброс<br />1 0 0 1 Установка<br />1 0 1 1 Установка<br />1 1 0 х Запрещенный<br />1 1 1 х Запрещенный<br />&#160; <br />Рисунок 3.2-Таблицы переходов RS-триггера на&#160; элементах И-НЕ (слева) и ИЛИ-НЕ </p> <p>В таблицах приняты следующие обозначения: Qn – исходное состояние, Qn+1 – новое состояние триггера, х – неопределенное состояние.<br />Триггер на&#160; элементах ИЛИ-НЕ управляется единичными сигналами, поступающими на один из его входов. При подаче единичного сигнала на вход R триггер устанавливается в нулевое состояние (Qn+1 = 0 — режим «сброса»), а при поступлении такого же сигнала на вход S - в еди-ничное состояние (Qn+1&#160; = 1).<br />Подача единичных сигналов одновременно на оба входа запрещена, т.к. состояние Qn+1, в которое переходит триггер, не определено – на выходах Q и&#160; &#160;устанавливаются нулевые логические значения сигналов. R• S = 1 является запрещенной комбинацией. <br />При поступлении на оба входа триггера сигналов нулевого логиче¬ского уровня его состояние остается неизменным (Qn+1= Qn). <br />Триггер на&#160; элементах И-НЕ управляется нулевы¬ми сигналами, что отражено на его условном обозначении в виде инвертирующих входов. Запрещенным состоянием является та¬кое, при котором на оба его входа подаются нулевые логические сиг¬налы.</p> mybb@mybb.ru (Jumanjero) Fri, 17 Jun 2011 05:05:56 +0400 https://examen.mybb.ru/viewtopic.php?pid=13#p13 https://examen.mybb.ru/viewtopic.php?pid=12#p12 <p>Наряду с комбинационными устройствами существуют элементы с памятью. Про-стейшими из них являются триггеры.<br />Триггер — это логический элемент, который может находиться в одном из двух устойчивых состояний: 0 или 1. <br />Переход в каждое последующее состояние обычно зависит не только от текущих значений входных сигналов, но и от предыду¬щего состояния триггера. Информация о предыдущем состоянии, поступающая с выходов триггера, вместе с внешними сигналами управляет его работой. Поэтому триггеры являются устройствами с обрат¬ными логическими связями.<br />Логическая функция, устанавливающая зависимость состояния, в которое переходит триггер из текущего состояния при воздействии заданных сигналов управления, называется функцией переходов триггера. Функции переходов задаются логическими формулами или в ви¬де таблиц. <br />В зависимости от логики работы триггеры подразделяются на следующие основные виды RS, D, T и JK.<br />В зависимости от способа записи информации триггеры подразделяются на асинхронные и синхронные. Асинхронные триггеры переходят в новое состояние сразу после подачи управляющих сигналов, а синхронные требуют для этого еще подачи синхронизирующего сигнала на вход синхронизации С.</p> mybb@mybb.ru (Jumanjero) Fri, 17 Jun 2011 05:01:37 +0400 https://examen.mybb.ru/viewtopic.php?pid=12#p12 https://examen.mybb.ru/viewtopic.php?pid=11#p11 <p>СДНФ не всегда является самым простым выражением функции. Тождественные преобразования позволяют существенно упростить (минимизировать) выражения логических функций. Каждая ло¬гическая функция реализуется с помощью определенного набора устройств. Чем меньше элементов содержит выражение, тем проще схема, реализующая соответствующую ему логическую функцию. По¬этому значительный интерес представляет рассмотрение методов минимизации логических функций.<br />Различают аналитические и табличные методы минимизации.</p> <p> 1.5.1 Аналитические методы<br />Наиболее распространенным является метод непосредственных тождественных преобразований. Этот метод состоит в последовательном применении к некоторой формуле законов и правил тождественных преобразований алгебры логики.<br />Метод непосредствен¬ных преобразований не поддается четкой алгоритмизации. Действия, используемые при реализации этого метода, определяются видом ис¬ходного преобразуемого выражения, квалификацией исполнителя и другими субъективными факторами. Отсутствие такой алгоритмиза¬ции значительно повышает вероятность появления ошибок и возмож¬ность получения не полностью минимизированной формулы.<br />Метод непосредственных преобразований наиболее пригоден для простых формул, когда последовательность преобразований очевидна для исполнителя. Наиболее часто этот метод применяется для окон¬чательной минимизации выражений, полученных после минимизации их другими методами.<br />Стремление к алгоритмизации поиска соседних элементарных про¬изведений привело к разработке табличных методов минимизации логических функций. Одним из них является метод, основанный на использовании карт Карно.</p> mybb@mybb.ru (Jumanjero) Thu, 16 Jun 2011 22:11:46 +0400 https://examen.mybb.ru/viewtopic.php?pid=11#p11 https://examen.mybb.ru/viewtopic.php?pid=10#p10 <p>Для записи одной и той же функции алгебры логики можно использовать много различных форм. Формы, которые представляют суммы элементарных произведений, называют <strong>дизъюнктивными нормальными формами</strong> (ДНФ).<br /><strong>Элементарное произведение – это такое произведение, в котором сомножителями являются только отдельные переменные или их отрицания. </strong><br />Очевидно, одна и та же функция может быть представлена множеством различных ДНФ. Однако существуют такие виды ДНФ, в которых функция может быть записана единственным образом. Эти формы называют <strong>совершенными дизъюнктивными нормальными формами</strong> (СДНФ). СДНФ определяется как сумма элементарных произведений, в которых присутствуют все переменные либо с отрицанием, либо без него.&#160; </p> <p><strong>Правило записи СДНФ функции по ее таблице истинности: </strong></p> <p>&#160; &#160; &#160;<span style="font-style: italic"> <strong>Для всех комбинаций входных переменных, обращающих функцию в единицу, записать элементар¬ные произведения, инвертируя переменные, равные в данной комбинации нулю, а все полученные элементарные произведения соединить знаками логического суммирования.</strong></span></p> <p>Рассмотрим пример.&#160; Пусть функция задана таблицей истинности (таблица 1.4). Требуется записать СДНФ функции по ее таблице истинности.</p> <p>&#160; &#160; &#160; &#160; Таблица 1.4- Таблица истинности<br />х2 х1 х0 F(х2, х1, х0)<br />0 0 0 0<br />0 0 1 1<br />0 1 0 0<br />0 1 1 0<br />1 0 0 1<br />1 0 1 1<br />1 1 0 0<br />1 1 1 0</p> <p>Таблица истинности такой функции содержит три строки, в которых функция равна единице. Каждой из этих строк соответствует определенная комбинация входных переменных, а именно:&#160; 001, 100 и 101. <br />Применим&#160; правило записи СДНФ к&#160; функции,&#160; представленной&#160; таблице 1.4, и получим три элементарных произведения <img class="postimg" loading="lazy" src="https://i.piccy.info/i5/13/34/1633413/Bezymiannyi.png" alt="http://i.piccy.info/i5/13/34/1633413/Bezymiannyi.png" />, соответствующие входным комбинациям. Соединив эти произведения знаками логического суммирования, придем к СДНФ:</p> <p>F(х2, х1, х0)&#160; =&#160; <img class="postimg" loading="lazy" src="https://i.piccy.info/i5/20/34/1633420/Bezymiannyi.png" alt="http://i.piccy.info/i5/20/34/1633420/Bezymiannyi.png" /></p> mybb@mybb.ru (Jumanjero) Thu, 16 Jun 2011 22:06:08 +0400 https://examen.mybb.ru/viewtopic.php?pid=10#p10 https://examen.mybb.ru/viewtopic.php?pid=9#p9 <p>1.3&#160; Основные&#160; &#160;законы&#160; &#160;алгебры&#160; &#160;логики</p> <p>В алгебре логики приняты следующие основные законы: </p> <p>- <strong>переместительный </strong>(свойства коммутативности)</p> <p>x1 V х2&#160; = х2V x1<br />x1&#160; • х2&#160; = х2 • x1</p> <p>- <strong>сочетательный</strong> (свойства ассоциатив¬ности)</p> <p>x1 V (х2 V x 3) = (x1 V х2&#160; ) V x 3<br />x1 • (х2 • x 3) = (x1 • х2&#160; ) • x 3</p> <p>- <strong>распределительный</strong> (свойства дистрибутивности)</p> <p>x1 V х2 • x 3 = (x1 V х2&#160; ) (x1 V х3&#160; )<br />x1 • ( х2 V x 3 )&#160; = x1 • х2&#160; &#160;V&#160; x1 • х3&#160; </p> <p>- <strong>закон инверсии </strong>(правило де Моргана)<br /><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/68/32/1633268/Bezymiannyi.png" alt="http://i.piccy.info/i5/68/32/1633268/Bezymiannyi.png" /><br /><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/76/32/1633276/Bezymiannyi.png" alt="http://i.piccy.info/i5/76/32/1633276/Bezymiannyi.png" /></p> <p>- <strong>закон склеивания</strong><br /><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/92/32/1633292/Bezymiannyi.png" alt="http://i.piccy.info/i5/92/32/1633292/Bezymiannyi.png" /><br /><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/02/33/1633302/Bezymiannyi.png" alt="http://i.piccy.info/i5/02/33/1633302/Bezymiannyi.png" /></p> <p><strong>Переместительный и сочетательный</strong> законы встречается в обычной алгебре и не вызывает сомнения. <br /><strong>Распределительного</strong> закона для умноження и закона <strong>инверсии</strong> в обычной алгебре нет. Доказательство этих законов может быть выполнено посредством составления таблиц истинности для правой и левой частей уравнений, описывающих тот или иной закон.<br /><strong>Закон инверсии</strong> может быть использован для перехода от дизъюнкции к конъюнкции, и наоборот. Так, например, если применить инверсию к левой и правой частям выражений, отражающих закон инверсии, получим&#160; <img class="postimg" loading="lazy" src="https://i.piccy.info/i5/06/33/1633306/Bezymiannyi.png" alt="http://i.piccy.info/i5/06/33/1633306/Bezymiannyi.png" />&#160; , и далее&#160; <img class="postimg" loading="lazy" src="https://i.piccy.info/i5/15/33/1633315/Bezymiannyi.png" alt="http://i.piccy.info/i5/15/33/1633315/Bezymiannyi.png" /> . Такое преобразование может понадобиться при проектировании логической схемы для перехода к базису И-НЕ.<br />В законе <strong>склеивания</strong>&#160; каждая пара объединяемых элементарных произведений различается лишь одной переменной (х2), которая входит в первое произведение без отрицания, а во второе — с отрицанием. Такие элементарные произведения называют соседними. К соседним произведениям применим закон склеивания, в ре¬зультате чего уменьшаются число суммируемых произведений и на единицу — число переменных. Остается только та переменная, которая неизменна.</p> mybb@mybb.ru (Jumanjero) Thu, 16 Jun 2011 21:50:46 +0400 https://examen.mybb.ru/viewtopic.php?pid=9#p9 https://examen.mybb.ru/viewtopic.php?pid=8#p8 <p>В настоящее время выпускается несколько разновидностей логических схем на МОП-транзисторах. Особенность ИМС на МОП-структурах состоит в том, что в этих схемах отсутствуют резисторы, а роль нелинейных резисторов выпол¬няют соответствующим образом включенные транзисторы.&#160; Они имеют высокую нагрузочную способность и помехоустойчивость и занимают мало площади на поверхности кристалла, они техноло¬гичны и дешевы. МОП-транзисторы по принципу работы являются аналогами элек¬тронных ламп, так как управляются напряжением, а не током. <br />Схемы на МОП-транзисторах пока имеют меньшее быстродействие, чем схемы на биполярных транзисторах, что объясняется довольно значительными емкостями, образующимися между затвором, истоком, стоком и подложкой МОП-транзистора, на перезаряд которых требуется определенное время.<br /> Наибольшее распространение получили КМОП-схемы (комплементарные МОП-схемы), в которых совместно применяются как п-канальные, так и р-канальные транзисторы.<br />Преимуществами схем на КМОП-транзисторах являются малая потребляемая мощность, высокое быстродействие и повышенная помехоустойчивость. В основе всех логических КМОП-схем лежит КМОП-инвертор (рисунок 1.8).</p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/05/32/1633205/Bezymiannyi.png" alt="http://i.piccy.info/i5/05/32/1633205/Bezymiannyi.png" /><br />Рисунок 1.8 - КМОП-инвертор</p> <p> 3десь нижний транзистор с каналом n-типа, верхний — с каналом р-типа. Затворы обоих транзисторов объединены, на них подается управляющее напряжение. Подложки соедине¬ны с истоками. При поступлении на вход напряжения высокого уровня (логиче¬ской единицы) открывается транзистор с каналом n-типа (нижний), a с каналом р-типа (верхний) закрывается. На выходе – сигнал логического нуля.&#160; <br /> Наоборот, при подаче на вход напряжения, соответствующего уровню логического нуля, открывается верхний транзистор, a нижний закрывается. На выходе – сигнал логической единицы.<br /> Схема, реализующая функцию ИЛИ—НЕ,&#160; показана на рисунке 1.9.</p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/13/32/1633213/Bezymiannyi.png" alt="http://i.piccy.info/i5/13/32/1633213/Bezymiannyi.png" /><br />Рисунок 1.9 - Схема ИЛИ—НЕ КМОП</p> <p> При поступлении на вход А напряжения, соответствую¬щего уровню логической единицы, открывается транзистор VT4 и за¬крывается VT1, в результате чего напряжение на выходе будет соот¬ветствовать уровню логического нуля. При подаче на входы A и В напряжения, соответствующего уровню логического нуля, тран¬зисторы VT3 и VT4 закрываются, a VT1 и VT2 открываются. При этом напряжение на выходе&#160; будет соответствовать уровню логиче¬ской единицы (т. е. близко к напряжению Е). <br /> Схема, реализующая функцию И—НЕ,&#160; изображена на рисунке 1.10.</p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/23/32/1633223/Bezymiannyi.png" alt="http://i.piccy.info/i5/23/32/1633223/Bezymiannyi.png" /><br />Рисунок 1.10- Схема И—НЕ&#160; &#160;КМОП</p> <p>К недостаткам КМОП-технологии следует отнести то, что здесь невозможно достичь столь же высокой плотности упаковки, как при МОП-техноологии из-за некоторой избыточности транзисторов. Однако в КМОП-схемах не протекает постоянно ток, что значи¬тельно снижает потребляемую мощ¬ность в статическом режиме. В дина¬мическом режиме потребляемая мощность растет из-за перезаряда межэлектродных емкостей транзисторов и одновременного открывания всех транзисторов в момент их переключения, т. е. потребляемая мощность таких схем растет с повышением частоты переключения.</p> mybb@mybb.ru (Jumanjero) Thu, 16 Jun 2011 21:36:48 +0400 https://examen.mybb.ru/viewtopic.php?pid=8#p8 https://examen.mybb.ru/viewtopic.php?pid=7#p7 <p>Основной особенностью элементов ТТЛ является использование в них многоэмиттерных транзисторов (МЭТ), которые реализует функцию «И». Базовые интегральные ТТЛ-схемы реализует функцию И-НЕ и имеют два вида выходов: с нагрузкой в коллекторе выходного транзистора VT4 (R3, VT3, VD) и с открытым коллектором. Оба варианта показаны на рисунках 1.5 и 1.6. </p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/67/31/1633167/Bezymiannyi.png" alt="http://i.piccy.info/i5/67/31/1633167/Bezymiannyi.png" /><br />Рисунок 1.5-Базовая интегральная ТТЛ-схема с нагрузкой в коллекторе выходного транзистора</p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/74/31/1633174/Bezymiannyi.png" alt="http://i.piccy.info/i5/74/31/1633174/Bezymiannyi.png" /><br />Рисунок 1.6-Базовая интегральная ТТЛ-схема с открытым коллектором</p> <p>В схеме на рисунке 1.5 на транзисторах VT2—VT4 реализован сложный инвертор, осуществляю¬щий операцию «НЕ», что позволило обеспечить высокую нагрузочную способность, достаточное быстродействие и помехоустойчивость схемы. Кроме того, в выходной цепи отсутствует сквозной ток по цепи&#160; &#160; +5В через R3 – VT3 – VD – VT4 – общий провод, т.к. в любом состоянии закрыт один из транзисторов либо VT3, либо VT4.<br /> Схема на рисунке 1.6 с открытым коллектором, позволяет иметь много параллельных выходов, что повышает нагрузочную способность схемы.<br />Рассмотрим принцип работы базовой ТТЛ-схемы (рисунок 1.5) для двух случаев, соответствующих различным&#160; наборам входных сигналов.</p> <p><em class="bbuline"><strong>Случай 1</strong></em>. Если на все входы МЭТ VT1 поданы напряжения, соответствующие уровню логической еди¬ницы, то закрыты эмиттерные переходы VT1, и протекает ток через резистор R1, открытый коллекторный переход в базу транзистора VT2, открывая его. Теперь протекает ток через резистор R2, открытый VT2, а затем усиленный ток с эмиттера VT2 поступает в базу выходного инверти¬рующего транзистора VT4, открывая его до состояния насыщения, тем самым соединяя выход с общим проводом –&#160; и напряжение на выходе У будет соответствовать уровню логического нуля. При этом транзистор VT3 будет закрыт, т.к. потенциал его базы не будет превышать 1В, что недостаточно для открывания VT3.&#160; <br />Действительно: <br />UбVT3 = UбэVT4 + UкэVT2 = 0,7 + 0,3 = 1В;<br />UэVT3 = UкэVT4 + UVD = 0,3 + 0,7 = 1В. <br />UбэVT3 = UбVT3 – UэVT3 = 1 – 1 = 0. </p> <p><em class="bbuline"><strong>Случай 2</strong></em>. Если хотя бы на одном входе МЭТ VT1 появится вход¬ное напряжение, соответствующее уровню логического нуля, то откроется соответствующий переход база — эмиттер VT1, МЭТ перейдет в состояние насыщения и потенциал его коллектора станет близким к нулю. <br />А точнее, если считать, что логический ноль не превышает 0,3В, а падение напряжения на открытом переходе база - эмиттер VT1 – 0,7В, то потенциал базы VT1 будет не более, чем 0,3 + 0,7 = 1В. Следовательно, VT2 закроется,&#160; и закроется VT4, т.к. для их открывания необходимо по 0,7В и плюс 0,7В для открывания перехода&#160; база – коллектор VT1.&#160; &#160;Итак, чтобы открыть цепочку VT2 - VT4 надо, чтобы на базе VT1 было не менее 0,7 + 0,7 + 0,7 = 2,1В, что соответствует первому случаю. <br />Транзистор VT3 откроется по следующей причине. Т.к.&#160; VT2 закрыт, то нет тока через R2 и соответственно падения напряжения на нем, поэтому потенциал на коллекторе VT2, а следовательно и на базе VT3, повысится до 5В. На выходе у схемы установится напряжение, соответствующее уровню логиче¬ской единицы, которое поступает через открытый VT3 от +5В.&#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160; &#160;<br />Кроме рассмотренных ТТЛ-схем, выпускаются схемы с тремя со¬стояниями для обеспечения совместной работы с линиями магистралей (рисунок 1.7). </p> <p> <img class="postimg" loading="lazy" src="https://i.piccy.info/i5/88/31/1633188/Bezymiannyi.png" alt="http://i.piccy.info/i5/88/31/1633188/Bezymiannyi.png" /><br />Рисунок 1.7- Базовая интегральная ТТЛ-схема с тремя со¬стояниями</p> <p>Название этих схем может ввести в заблуждение, так как на самом деле они не являются логическими элементами с тремя уровнями напряжений. Это самые обычные логические схемы, которые имеют третье состояние выхода — «обрыв». Они совмещают в себе все преимущества элементов с резистором в цепи нагрузки и способность работать на общую шину, которой обладает схема с открытым коллектором. Схемы с тремя состояниями имеют отдельный запирающий вход С (обычно он обозначается CS (Chip Select – выбор кристалла), с помощью которого (при подаче на него логического нуля)&#160; они могут устанавливаться в третье со¬стояние независимо от того, какие сигналы действуют на логических входах. Третье состояние характеризуется тем, что при этом закрыты оба транзистора VT3 и VT4, и выход не подсоединен ни к +5В, ни к общему проводу.<br />Ввиду улучшенных характеристик их используют обычно в качестве шинных формирователей вместо схем с открытым коллектором. Устанавливать нагрузочный резистор в этом случае не требуется.</p> mybb@mybb.ru (Jumanjero) Thu, 16 Jun 2011 21:26:51 +0400 https://examen.mybb.ru/viewtopic.php?pid=7#p7 https://examen.mybb.ru/viewtopic.php?pid=6#p6 <p>Простейшие цифровые элементы характеризуются следующими параметрами:<br />-быстродействием tз ср, <br />-нагрузочной способностью (коэффициентом разветвления по выходу) п,<br />-коэффициентом объединения по входу (числом входов ло¬гического элемента) т,<br />-помехоустойчивостью Un, <br />-потребляемой мощностью Рср, <br />-напряжением питания U, <br />-уровнем сигналов.<br /> Быстродействие — один из важнейших параметров, характеризуемый средним&#160; временем задержки&#160; распространения сигнала tзср = <img class="postimg" loading="lazy" src="https://i.piccy.info/i5/46/31/1633146/Bezymiannyi.png" alt="http://i.piccy.info/i5/46/31/1633146/Bezymiannyi.png" /> , где&#160; &#160;и t3+ и t3-&#160; — задержки включения и выключения схемы (рисунок 1.4).</p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/49/31/1633149/Bezymiannyi.png" alt="http://i.piccy.info/i5/49/31/1633149/Bezymiannyi.png" /><br />Рисунок 1.4-Задержки включения и выключения схемы</p> <p> <strong>Нагрузочная способность</strong> показывает, сколько логических вхо¬дов может быть одновременно подключено к&#160; выходу данного логического элемента без нарушения его работо-способности.<br /> <strong>Коэффициент объединения по входу</strong> определяет максимально возмож¬ное число входов логического элемен¬та. Увеличение т расширяет логичес¬кие возможности схемы за счет реали-зации функции от большего числа аргументов на одном элементе И—НЕ, ИЛИ—НЕ и т. д., однако при этом ухудшаются быстродействие и поме¬хоустойчивость.<br /> <strong>Помехоустойчивость</strong> характеризует способность элемента правиль¬но функционировать при наличии помех. Помехоустойчивость опре¬деляется максимально допустимым напряжением помехи, при котором обеспечивается работоспособность схемы.<br /> <strong>Потребляемая мощность</strong> характеризуется средним значением&#160; Рср =&#160; (Р0 + Р3 )/ 2 ,&#160; <br /> где Р0&#160; &#160;и&#160; Р3 потребляемые мощности в открытом и закрытом состояниях схемы. При этом считается, что в устройстве в каждый момент времени приблизительно половина схем открыта. Однако в устрой¬ствах, которые имеют сложный инвертор, потребляемая мощность зависит от частоты их переключений. Поэтому тут необходимо учитывать среднюю потребляемую мощность при максимально допустимой час¬тоте следования переключающих импульсов и скважности, равной двум. При определении этой мощности усреднение проводят по пол¬ному периоду переключения схемы.<br /> Логические элементы характеризуются еще количеством используемых источников питания и <strong>значениями напряжения питания</strong>, а также полярностью и <strong>уровнем входного и выходного сигналов. </strong></p> mybb@mybb.ru (Jumanjero) Thu, 16 Jun 2011 21:20:25 +0400 https://examen.mybb.ru/viewtopic.php?pid=6#p6 https://examen.mybb.ru/viewtopic.php?pid=5#p5 <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/31/30/1633031/3.jpg" alt="http://i.piccy.info/i5/31/30/1633031/3.jpg" /><br />К недостаткам КМОП-технологии следует отнести то, что здесь невоз¬можно достичь столь же высокой плот¬ности упаковки, как при МОП-тех¬ноологии из-за некоторой избыточности транзисторов. Однако в КМОП-схемах не протекает постоянно ток, что значи¬тельно снижает потребляемую мощ¬ность в статическом режиме. В дина¬мическом режиме потребляемая мощ¬ность растет из-за перезаряда меж¬электродных емкостей транзисторов и одновременного открывания всех транзисторов в момент их пере¬ключения, т. е. потребляемая мощность таких схем растет с повы¬шением частоты переключения.</p> mybb@mybb.ru (Light) Thu, 16 Jun 2011 20:50:05 +0400 https://examen.mybb.ru/viewtopic.php?pid=5#p5 https://examen.mybb.ru/viewtopic.php?pid=4#p4 <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/30/30/1633030/2.jpg" alt="http://i.piccy.info/i5/30/30/1633030/2.jpg" /><br />При поступлении на вход А напряжения, соответствую¬щего уровню логической единицы, открывается транзистор VT4 и за¬крывается VT1, в результате чего напряжение на выходе будет соот¬ветствовать уровню логического нуля. При подаче на входы A и В напряжения, соответствующего уровню логического нуля, тран¬зисторы VT3 и VT4 закрываются, a VT1 и VT2 открываются. При этом напряжение на выходе&#160; будет соответствовать уровню логиче¬ской единицы (т. е. близко к напряжению Е).</p> mybb@mybb.ru (Light) Thu, 16 Jun 2011 20:48:49 +0400 https://examen.mybb.ru/viewtopic.php?pid=4#p4 https://examen.mybb.ru/viewtopic.php?pid=3#p3 <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/00/30/1633000/Bezymiannyi.jpg" alt="http://i.piccy.info/i5/00/30/1633000/Bezymiannyi.jpg" /><br />Здесь нижний транзистор с каналом n-типа, верхний — с каналом р-типа. Затворы обоих транзисторов объеди¬нены, на них подается управляющее напряжение. Подложки соедине¬ны с истоками. При поступлении на вход напряжения высокого уровня (логиче¬ской единицы) открывается транзистор с каналом n-типа (нижний), a с каналом р-типа (верхний) закрывается. На выходе – сигнал логического нуля.&#160; <br /> Наоборот, при подаче на вход напряжения, соответствующего уровню логического нуля, открывается верхний транзистор, a нижний закрывается. На выходе – сигнал логической единицы.</p> mybb@mybb.ru (Light) Thu, 16 Jun 2011 20:47:11 +0400 https://examen.mybb.ru/viewtopic.php?pid=3#p3 https://examen.mybb.ru/viewtopic.php?pid=2#p2 <p><em class="bbuline">1.2.1 Общие сведения о логических элементах</em><strong></strong></p> <p>&#160; &#160; &#160; <strong>Логические элементы - это электронные схемы, реализующие простейшие логические функции. </strong><br />Логические элементы, схематически представляются в виде прямоугольников, на поле которых изображается символ, обозначающий функцию, выполняемую данным элементом. Например, на рисунке 1.1 показаны условные обозначения элементов, реализующих логические функции НЕ, И, ИЛИ, И- НЕ, ИЛИ- НЕ.<br /><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/07/30/1633007/Bezymiannyi.png" alt="http://i.piccy.info/i5/07/30/1633007/Bezymiannyi.png" /><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/68/30/1633068/Bezymiannyi.png" alt="http://i.piccy.info/i5/68/30/1633068/Bezymiannyi.png" /><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/73/30/1633073/Bezymiannyi.png" alt="http://i.piccy.info/i5/73/30/1633073/Bezymiannyi.png" /><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/98/30/1633098/Bezymiannyi.png" alt="http://i.piccy.info/i5/98/30/1633098/Bezymiannyi.png" /><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/77/30/1633077/Bezymiannyi.png" alt="http://i.piccy.info/i5/77/30/1633077/Bezymiannyi.png" /><br />&#160; &#160; &#160; &#160;<br />&#160; &#160; &#160; &#160; &#160; &#160; <br />Рисунок 1.1-Условные обозначения логических элементов НЕ, И, ИЛИ, И-НЕ, ИЛИ-НЕ</p> <p>Входные переменные принято изображать слева, а выходные — справа. Считается, что передача информации происходит слева направо.<br />Если выходы одних элементов соединить со входами других, то получим схему, реализующую более сложную функцию. Совокупность различных типов элементов, достаточных для воспроизведения любой логической функции, назовем логическим базисом. Элементы И и НЕ представляют такой логический базис. <br />Логический базис может состоять всего лишь из одного типа эле¬ментов, например элемента типа И&#9472;НЕ, схема которого показана на рис. 1.2. </p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/06/31/1633106/Bezymiannyi.png" alt="http://i.piccy.info/i5/06/31/1633106/Bezymiannyi.png" /><br />Рисунок 1.2- Схема получения элемента И-НЕ</p> <p>Универсаль¬ность элемента И&#9472;НЕ обеспечила ему широкое применение при создании логических устройств цифровой вычислительной техники. <br />Суще¬ствует и ряд других элементов, реализующих простейшие логические функции. К их числу, например, относится элемент суммирования по модулю два (исключающее ИЛИ), реализующий функцию неравнозначности двух переменных:<br /><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/12/31/1633112/Bezymiannyi.png" alt="http://i.piccy.info/i5/12/31/1633112/Bezymiannyi.png" /> </p> <p>Таблица истинности и условное обозначение такого элемента показаны на рис. 1.3.<br />Х2 Х1 У<br />0 0 0<br />0 1 1<br />1 0 1<br />1 1 0</p> <p><img class="postimg" loading="lazy" src="https://i.piccy.info/i5/24/31/1633124/Bezymiannyi.png" alt="http://i.piccy.info/i5/24/31/1633124/Bezymiannyi.png" /></p> <p>Рисунок 1.3 - Таблица истинности и условное обозначение элемента «исключающее ИЛИ»</p> <p> Функция неравнозначности равна единице лишь в случае, когда переменные xl и х2 имеют разные значения.</p> mybb@mybb.ru (Jumanjero) Thu, 16 Jun 2011 20:20:06 +0400 https://examen.mybb.ru/viewtopic.php?pid=2#p2 https://examen.mybb.ru/viewtopic.php?pid=1#p1 <p><strong>Логика</strong> — это наука о законах и формах мышления. <br /><strong>Математическая логика</strong> — наука о применении математических методов для решения логических задач.<br />Все цифровые вычислительные устройства построены на элементах, которые выполняют те или иные логические операции. Одни элементы обеспечивают переработку двоичных символов, представляющих цифровую или иную информацию, другие — коммутацию каналов, по которым передается информация, наконец, третьи — управление, активизируя различные действия и реализуя условия их выполнения.</p> <p>Электрические сигналы, действующие на входах и выходах названных элементов, имеют, как правило, два различных уровня и, следовательно, могут быть представлены двоичными символами, например 1 или 0. Условимся обозначать свершение какого-либо события (например, наличие высокого уровня напряжения в какой-либо точке схемы) символом 1. Этот символ называют <span style="font-style: italic">логической единицей</span>. Отсутствие какого-либо события обозначим символом 0, называемым<span style="font-style: italic"> логическим нулем</span>. <br /><strong>Принято считать, что логическому нулю соответствует низкий уровень напряжения, а логической единице — высокий.</strong><br />Таким образом, каждому сигналу на входе или выходе двоичного элемента ставится в соответствие <span style="font-style: italic">логическая переменная</span>, которая может принимать лишь два значения: состояние логической единицы (событие истинно) и состояние логического нуля (событие ложно). Эти переменные называют <span style="font-style: italic">булевыми</span> по имени английского математика Дж. Буля, который еще в девятнадцатом столетии разработал основные положения математической логики.&#160; Обозначим логическую переменную символом х.<br />Различные логические переменные могут быть связаны функциональными зависимостями. Например, выражение <strong>у = f (x1, х2)</strong> указывает на функциональную зависимость логической переменной у от логических переменных х1 и х2, называемых <strong>аргументами или входными переменными</strong>.<br />Любую&#160; логическую функцию всегда можно представить в виде совокупности простейших логических операций. К таким операциям относятся: </p> <p><strong>- отрицание (операция «НЕ»); <br />- логическое умножение (конъюнкция, операция «И»); <br />- логическое сложение (дизъюнкция, операция «ИЛИ»). </strong></p> <p><strong>Отрицание (операция «НЕ»)</strong> - это&#160; такая логическая связь между входной логической переменной х и выходной логической переменной у, при которой у истинно только тогда, когда х ложно, и, наоборот, у ложно только тогда, когда истинно х. Изобразим данную функциональную зависимость в виде таблицы 1.1, которая называется <span style="font-style: italic">таблицей истинности.</span></p> <p>&#160; &#160; <strong>Таблица истинности - это таблица, отображающая соответствие всех возможных комбинаций значений двоичных аргументов значениям логической функции.</strong></p> <p><em class="bbuline">Таблица 1.1- Таблица истинности операции «НЕ»</em></p> <p>x y<br />0 1<br />1 0</p> <p>Логическая функция НЕ переменной у записывается как&#160; &#160;у&#160; =&#160; x (НАД X - ЧЕРТОЧКА. Антон) и читается «у есть не х». Если, например,&#160; х - утверждение о наличии сигнала высокого уровня (логической единицы), то y соответствует утверждению о наличии сигнала низкого уровня (логического&#160; нуля).</p> <p><strong>Логическое умножение (конъюнкция, операция «И»)</strong> - это такая функция, которая истинна только тогда, когда одновременно истинны все умножаемые переменные. Таблица истинности операции логического умножения соответствует таблице 1.2.</p> <p>Таблица 1.2- Таблица истинности операции логического умножения<br />х2 х1 y<br />0 0 0<br />0 1 0<br />1 0 0<br />1 1 1</p> <p>Операция «И» обозначается точкой (•). Иногда точка подразумевается. Например, операция «И» между двумя переменными х1 и х2 обозначается как у = х1 • х2.</p> <p><strong>Логическое сложение (дизъюнкция, операция «ИЛИ»)</strong> – это такая функция, которая ложна только тогда, когда одновременно ложны все слагаемые переменные.&#160; Таблица истинности операции логического сложения соответствует таблице 1.3.&#160; Операция «ИЛИ» обозначается знаком V.&#160; Например,&#160; &#160;у = x1 V х2.</p> <p>&#160; &#160; Таблица 1.3 - Таблица истинности операции логического сложения<br />х2 х1 y<br />0 0 0<br />0 1 1<br />1 0 1<br />1 1 1</p> mybb@mybb.ru (Jumanjero) Thu, 16 Jun 2011 19:52:58 +0400 https://examen.mybb.ru/viewtopic.php?pid=1#p1