Основной особенностью элементов ТТЛ является использование в них многоэмиттерных транзисторов (МЭТ), которые реализует функцию «И». Базовые интегральные ТТЛ-схемы реализует функцию И-НЕ и имеют два вида выходов: с нагрузкой в коллекторе выходного транзистора VT4 (R3, VT3, VD) и с открытым коллектором. Оба варианта показаны на рисунках 1.5 и 1.6.

http://i.piccy.info/i5/67/31/1633167/Bezymiannyi.png
Рисунок 1.5-Базовая интегральная ТТЛ-схема с нагрузкой в коллекторе выходного транзистора

http://i.piccy.info/i5/74/31/1633174/Bezymiannyi.png
Рисунок 1.6-Базовая интегральная ТТЛ-схема с открытым коллектором

В схеме на рисунке 1.5 на транзисторах VT2—VT4 реализован сложный инвертор, осуществляю¬щий операцию «НЕ», что позволило обеспечить высокую нагрузочную способность, достаточное быстродействие и помехоустойчивость схемы. Кроме того, в выходной цепи отсутствует сквозной ток по цепи    +5В через R3 – VT3 – VD – VT4 – общий провод, т.к. в любом состоянии закрыт один из транзисторов либо VT3, либо VT4.
Схема на рисунке 1.6 с открытым коллектором, позволяет иметь много параллельных выходов, что повышает нагрузочную способность схемы.
Рассмотрим принцип работы базовой ТТЛ-схемы (рисунок 1.5) для двух случаев, соответствующих различным  наборам входных сигналов.

Случай 1. Если на все входы МЭТ VT1 поданы напряжения, соответствующие уровню логической еди¬ницы, то закрыты эмиттерные переходы VT1, и протекает ток через резистор R1, открытый коллекторный переход в базу транзистора VT2, открывая его. Теперь протекает ток через резистор R2, открытый VT2, а затем усиленный ток с эмиттера VT2 поступает в базу выходного инверти¬рующего транзистора VT4, открывая его до состояния насыщения, тем самым соединяя выход с общим проводом –  и напряжение на выходе У будет соответствовать уровню логического нуля. При этом транзистор VT3 будет закрыт, т.к. потенциал его базы не будет превышать 1В, что недостаточно для открывания VT3. 
Действительно:
UбVT3 = UбэVT4 + UкэVT2 = 0,7 + 0,3 = 1В;
UэVT3 = UкэVT4 + UVD = 0,3 + 0,7 = 1В.
UбэVT3 = UбVT3 – UэVT3 = 1 – 1 = 0.

Случай 2. Если хотя бы на одном входе МЭТ VT1 появится вход¬ное напряжение, соответствующее уровню логического нуля, то откроется соответствующий переход база — эмиттер VT1, МЭТ перейдет в состояние насыщения и потенциал его коллектора станет близким к нулю.
А точнее, если считать, что логический ноль не превышает 0,3В, а падение напряжения на открытом переходе база - эмиттер VT1 – 0,7В, то потенциал базы VT1 будет не более, чем 0,3 + 0,7 = 1В. Следовательно, VT2 закроется,  и закроется VT4, т.к. для их открывания необходимо по 0,7В и плюс 0,7В для открывания перехода  база – коллектор VT1.   Итак, чтобы открыть цепочку VT2 - VT4 надо, чтобы на базе VT1 было не менее 0,7 + 0,7 + 0,7 = 2,1В, что соответствует первому случаю.
Транзистор VT3 откроется по следующей причине. Т.к.  VT2 закрыт, то нет тока через R2 и соответственно падения напряжения на нем, поэтому потенциал на коллекторе VT2, а следовательно и на базе VT3, повысится до 5В. На выходе у схемы установится напряжение, соответствующее уровню логиче¬ской единицы, которое поступает через открытый VT3 от +5В.                                                           
Кроме рассмотренных ТТЛ-схем, выпускаются схемы с тремя со¬стояниями для обеспечения совместной работы с линиями магистралей (рисунок 1.7).

http://i.piccy.info/i5/88/31/1633188/Bezymiannyi.png
Рисунок 1.7- Базовая интегральная ТТЛ-схема с тремя со¬стояниями

Название этих схем может ввести в заблуждение, так как на самом деле они не являются логическими элементами с тремя уровнями напряжений. Это самые обычные логические схемы, которые имеют третье состояние выхода — «обрыв». Они совмещают в себе все преимущества элементов с резистором в цепи нагрузки и способность работать на общую шину, которой обладает схема с открытым коллектором. Схемы с тремя состояниями имеют отдельный запирающий вход С (обычно он обозначается CS (Chip Select – выбор кристалла), с помощью которого (при подаче на него логического нуля)  они могут устанавливаться в третье со¬стояние независимо от того, какие сигналы действуют на логических входах. Третье состояние характеризуется тем, что при этом закрыты оба транзистора VT3 и VT4, и выход не подсоединен ни к +5В, ни к общему проводу.
Ввиду улучшенных характеристик их используют обычно в качестве шинных формирователей вместо схем с открытым коллектором. Устанавливать нагрузочный резистор в этом случае не требуется.